设为首页 | 会员中心
838电子

公告:

本站最新推出MARKING

贴片丝印代码查询功能

   
 
 
 
您当前的位置:首页 > 技术资料 > 74HC 74LS集成电路资料

74LS73中文资料参数

发布时间:2009-06-23 12:01:17  来源:   录入:   更新20190919 075239

负沿触发双J-K 触发器(带清零) LS73 有单独的J、K、清零(CLR)和时钟(CLK)输入,当时钟进到高电平时,输入端被赋能,数据被接受,当时钟脉冲处于高电平时,输入端J、K 的逻辑电平可以允许改变,并且只要具有最小的建立时间,那么根据真值表,双稳态即可实现,输入数据只在时钟脉冲的负沿上被传递到输出端。

大小:178.72 KB

格式:.pdf

语言:简体中文

下载地址

资料名称 下载地址 下载点数
0 下载 Download 74LS73中文资料参数

说明:

⊙下栽到本地的PDF资料,请使用版本为7.0以上的PDF软件阅读线路图纸。

⊙集成电路引脚功能引脚图应用电路图参数IC芯片数据

阅读工具下载:PDF阅读软件

 

分享到:
发表评论

 共有人参与,请您也说几句看法

 
   验证码: 看不清楚,点击刷新 看不清楚,点击刷新
相关的下载