稳压电源工作原理

电源稳压器基本原理与定义
输出电压差(Dropout voltage)
输出电压差在线性稳压器中是一个非常重要的参数，而其定义为：当输入电压（电压源）降到某个程度时，其输出电压将不再稳压在预计的输出电压，而在临界点时的输入电压与输出电压的差值即为压降电压。以图1为例，其输出电压差为3.3V-2.5V＝800mV。简单来说就是输出功率晶体管的漏极和源极的压差，直接关系到的就是电源功率的消耗，越大的跨压所损失的功率就越大，所以说，输出电压差是越小越好。

      图1 LDO输出与输入电压关系

对输出PMOS晶体管而言，其漏极是连接到输出端，因此当输入端（源极）电压很小时，晶体管守闭状态，当源极电压加大后，晶体管开启，输出端电压开始爬升，一直到稳定的设定值之间的这段输入电压差，即是输出电压差。其实对于输出晶体管来说，就是它的饱和电压差(VSD-sat)，当MOS 晶体管大小确定，且闸极电压固定之后，其饱和电压差基本上就不会改变，所以提供闸极电压的前一级放大器，和输出晶体管的大小在设计上都要能达到理想的输出电压差。对于电源功率消耗的部份，将晶体管饱和电压（VSD-sat）差乘上输出端所流
过的电流，即是消耗功率，838电子
P = IOUT ×VSD－sat
对于一个可携带式电子产品来说，都是由电池来提供电源，这部份的电源消耗当然是越小越好，以求电池寿命能够长久，低压降线性稳压器能够如此受欢迎的原因，就是在这方面能够节省很多的电力。