图为运放减法电路
由e1输入的信号,放大倍数为R3/R1,并与输出端e0相位相反,所以
由e2输入的信号,放大倍数为
与输出端e0相位相,所以
当R1=R2=R3=R4时 e0=e2-e1
原理图
发布时间:2008-12-21 10:21:42 来源: 作者: 更新20220627 070352
图为运放减法电路
由e1输入的信号,放大倍数为R3/R1,并与输出端e0相位相反,所以
由e2输入的信号,放大倍数为
与输出端e0相位相,所以
当R1=R2=R3=R4时 e0=e2-e1
原理图
|
|
上一篇:同相加法器电路原理
下一篇:运算放大器积分电路图