各种数字集成电路功能特点简介

ECL电路

射极耦合逻辑闸(Emitter Coupled Logic；ECL)，利用了差动放大器的电流互补特性，使其输出因为差动放大器的电流转移产生逻辑准位，所以又被称为电流式逻辑(Current-Mode Logic；CML)。

图S1-7中的Q₃与Q₂或Q₁构成差动放大器，若Q₂及Q₁之输入逻辑准位为“0”，则Q₂、Q₁截止，使得C₃电压为0V，此时共射极电流I_E全部流经Q₃， 300Ω的电压降为2.8178mA?00Ω=0.845V，则C₃电压为0-0.845= -0.845V。反之，当Q₂或Q₁之输入逻辑准位有一者为“1”，则共射极电流I_E会全部转移至Q₂或Q₁输入为“1”的那一个，因此C₂电压转为-0.845V，C₃电压转为0V，-0.845V与0V经射极随耦电路(Q₄、Q₅)输出后约为-1.5V及-0.7V即为ECL的V_OL及V_OH。

ECL工作时，从Q₁、Q₂、Q₃ 的V_CE最小电压为V_C-V_E = (-0.845V)-( -1.875V)=1.03V，可以得知电路内的晶体管并不会进入饱和区(V_CE =0.2V)，所以是一种非饱和逻辑，交换速率可很快，传递延迟仅2nS，但噪声免疫力只有175mV左右。

ECL使用负电源，还有两个互补输出X及Y分别为非反相及反相的端子，由于采用射极随耦输出，输出端可以接在一起构成接线或门，这是一个免费的或门(注)， 这些都是它的特色。