tms320f2812中文资料介绍

2.2.2系统频率控制
如图3所示，所有外围电路的频率都是由SYSCLKOUT经过除频而
来，F2812将所有外围分成两类，分别是：
1.高速外围：包括事件管理模块(EVA，EVB)及ADC。
2.低速外围：包括SCI-A/B、SPI、McBSP。
HSPCLK：高速外围的频率，可经由HISPCP缓存器改变其频率，如表
2-3所示为HISPCP缓存器的格式，缓存器的位说明如表4所示。
LSPCLK：低速外围的频率，可经由LOSPCP缓存器改变其频率，如表
2-5所示为LOSPCP缓存器的格式，缓存器的位说明如表6所示。　

 

                            图3系统频率方块图。

 

表3HISPCP缓存器位元格式表：

 

15-3	2 1 0
Reserved	HSPCLK
R-0	R/W-001

 

 

R:读取;R/W:可读可写;-0=重置后的值
NOTE:EALLOW-protected register

表4 HISPCP 缓存器位元说明表：

 

位元	名称	功能描述
15-3	Reserved	保留
2-0	HSPCLK	这些位元设定高速外围频率比(HSPCLK)与SYSCLKOUT的关系： 如果HISPCP≠0，HSPCLK=SYSCLKOUT/(HISPCPx2) 如果HISPCP=0，HSPCLK =SYSCLKOUT =000，高速频率= SYSCLKOUT/1 =001，高速频率= SYSCLKOUT/2( 预设值) =010，高速频率= SYSCLKOUT/4 =011 ，高速频率= SYSCLKOUT/6 =100，高速频率= SYSCLKOUT/8 =101，高速频率= SYSCLKOUT/10 =110 ，高速频率= SYSCLKOUT/12 =111 ，高速频率= SYSCLKOUT/14

 

 

表5 LOSPCP缓存器位元格式图：

 

15-3	2 1 0
Reserved	LSPCLK
R-0	R/W-010

 

                              图7 CPU-Timers 方块图